https://doi.org/10.7735/ksmte.2024.33.4.178

J. Korean Soc. Manuf. Technol. Eng. ISSN 2508-5107(Online)

Check for updates

# CVD Chamber의 Gas 확산에 대한 수치해석적 연구

유승관<sup>a</sup>, 김승모<sup>a,\*</sup>

## Numerical Analysis of Gas Diffusion in CVD Chambers

Seoung Kwan You<sup>a</sup>, Seung Mo Kim<sup>a,\*</sup>

<sup>a</sup> School of Mechanical Engineering, Korea University of Technology and Education

#### **ARTICLE INFO**

Article his Received Revised Accepted	tory: 2 19 26	June July July	2024 2024 2024				
Keywords: Process gap CVD chamber Gas mixing Showerhead Uniformity CFD							

#### ABSTRACT

In this study, a numerical simulation is performed to analyze the structural nonuniformity caused by the wafer gate in a chemical vapor deposition (CVD) chamber. The effect of the process gap on the  $O_3$  mole fraction, flow velocity, and wall shear stress is investigated. Increasing the gap improves the wafer surface uniformity from 0.138% to 0.122% as the gap approaches 50 mm. The difference in the  $O_3$  mole fraction at the gate is minimal, thus signifying mild diffusion. The wall shear stress increases up to 3.91 times at the gate floor under wider gaps, whereasit decreases by 6% on the wafer. A wider gap decreases the deposition rate but enhances the cleaning efficiency. To reduce nonuniformity, a process gap of 10 mm or less is recommended for CVD processes, whereas a gap of 50 mm or more significantly improves cleaning efficiency.

### 1. 서 론

반도체 산업은 현대 사회에서 기술적인 발전과 경제 성장을 이끌 어내는 핵심 산업 중 하나로 인정받고 있다. 전통적인 컴퓨터, 자동 차, 가전 등의 수요를 뛰어넘어, 최근 각광을 받고 있는 AI, 자율주 행, 기계학습 등 다양한 분야에서 반도체의 수요가 급증하고 있으며, 이에 따라 반도체 제조 기술은 무어의 법칙을 넘어, 물리적 한계를 극복하려는 새로운 도전이 시작되고 있다<sup>[1]</sup>. 화학기상증착(CVD) 은 이러한 반도체 제조 과정의 핵심 공정 중 하나이다. CVD 공정은 전구체(precursor)와 반응가스(reactant gas)로 구분되는 기체를 사 용하여 특정 온도와 압력에서 Wafer 표면에 박막을 증착시키는 과정이다. 이 반응 기체는 반응기(chamber) 내부에 놓인 Wafer 표면에 도달하기 전, Gas Line과 Showerhead를 통해 고르게 확산 된다. Wafer는 Load-lock과 Transfer Module을 거쳐 진공 Chamber로 유입되게 되며, 이로 인해 Chamber는 필연적으로 Transfer Module과 연결되는 통로가 한쪽에 생성되어 있다. 이 연결 통로로 인해 Chamber는 구조 상 Symmetry한 형상이 불 가능하며, 이로 인해 Showerhead를 통과한 기체는 불균일하 게 확산될 수 있다. 한편 여러가지 공정 인자(parameter) 중, Showerhead 표면과 Wafer 사이의 거리인 확산 거리(process gap)는 박막의 증착률(deposition rate)을 변화시킬 수 있는 중 요한 인자이며, Wafer를 이송하거나, Chamber 내부를 Dry Cleaning 할 때, Process Gap을 조절하여 Wafer의 위치를 적절 히 변화시킨다. CVD Chamber는 이러한 복잡성 때문에 새로운 세대의 설비를 개발할 때 기존 세대의 형상을 차용하고, 엔지니어의 직감이 수반된다. 통상 실제 Chamber를 개발하기 전에 Prototype 을 제작하여 실험 평가를 진행하고 검증한다. 그러나 이러한 방법은 실험을 위한 CVD Chamber가 실물로 제작되어야 하며, 실험적

<sup>\*</sup> Corresponding author. Tel.: +82-41-560-1159

E-mail address: smkim@koreatech.ac.kr (Seung Mo Kim).

시행착오로 인한 시간과 비용이 발생된다. 따라서 CVD Chamber를 수치적으로 Modeling하고 CFD(computational fluid dynamics) S/W를 활용하여 미리 가상으로 실험하고 설계에 도입하는 방법 이 보편적이다.

C.R. Kleijn<sup>[2]</sup>과 Y. K. Chae<sup>[3]</sup>은 CVD Chamber를 Modeling 하여 CFD 해석을 기반으로 Chamber를 설계하고 최적화하는데 방법론을 제안한다. 그러나 2차원의 단순화한 모델에서는 Gas가 주입되는 입구 형상과 Wafer가 입/출입 되는 Gate 형상과 같이 Asymmetry한 구조의 실제 CVD Chamber를 대변하는데 한계가 있었다.

본 연구는 이러한 Asymmetry한 Chamber의 구조로 인해 공정 Gas의 농도 분포가 Process Gap에 따라 어떤 변화가 있는지 살펴 보았다. 특히 연결 통로 구조에서 Process Gap에 따라 공정 Gas가 어떻게 확산하는지 비교하였다. 수~수십 torr영역인 저압의 환경 과 500℃ 수준의 고온 환경, 그리고 공정 Gas 및 Wafer를 모두 적용하여 실험하는데 그 어려움이 있기 때문에 본 연구는 CFD를 활용하여 대표적인 인자 변화에 대한 특성 결과를 확보하였다.

## 2. 해석 형상 및 수치해석 방법

#### 2.1 해석 모델

CVD Chamber 내부 유동 해석을 분석하기 위해 사용된 S/W는 ANSYS Fluent이며 Chamber의 전체적인 형상은 Fig. 1에 나타 냈다. 공정 Gas가 유입되는 위치는 Main Gas Inlet이며, O<sub>3</sub> 6,000 sccm과 Carrier Ar 4,000 sccm이 유입된다. O<sub>3</sub>는 Precursor로



Fig. 1 CVD chamber geometry model

Wafer의 Si와 만나 SiO2막으로 성장한다. SiO2 막을 성장시키기 위한 전통적인 Precursor는 TEOS(Tetra-ethyl-ortho-silicate)와 O<sub>3</sub>이 있으며<sup>[4]</sup>, 이 중에서 본 연구는 O<sub>3</sub>을 사용하였다. Carrier Ar 을 사용하면 Gas Line의 압력이 높아지면서, O<sub>3</sub>의 Flow를 도와 Chamber 내부의 확산을 가속화한다. 적절한 Carrier Gas의 선정 은 균일하고 원하는 특성을 가진 박막 형상에 필수적이다. 만일 O<sub>3</sub>의 유량만을 늘려 압력차를 발생시키면 원하지 않는 곳에서의 Deposition Rate 역시 함께 상승되고, 상대적으로 고비용의 Precursor의 사용량 역시 증가되기 때문에, 통상 Precursor는 Carrier Gas와 함께 사용되는게 일반적이다<sup>[5]</sup>. CVD 설비는 원격 플라즈마 발생 장치(remote plasma generator)를 사용하여 Chamber 내부를 Dry Cleaning하는데<sup>[6]</sup>, Cleaning을 하지 않는 경우, Curtain Gas Inlet에서 불활성 Gas가 유입된다. 따라서 Curtain Gas의 역할은 Deposition Step에서 공정 Gas가 Remote Plasma Generator부로 확산하는 것을 방지한다. 다만 공정 중 Curtain Gas를 사용하는 것은, 증착에 필요한 Precuror 나 Reactant Gas의 농도를 저하시키고, Chamber 내 Gas 흐름을 특정 방향으로 유도하여 증착의 불균일을 일으키기도 한다. 따라 서 적절한 Curtain Gas 유량과 입구 형상이 매우 중요하다. 본 연 구는 이러한 불균일한 가능성을 묘사하기 위해 해당 위치에서 Curtain Ar 1,000 sccm 경계조건에 사용하였다. 공정 압력은 10torr이며, 이는 일반적인 CVD Chamber의 압력 대역인 수~수 십torr의 조건을 반영한 것이다<sup>[7]</sup>. Stage Heater 온도는 500℃로 설정하였다. sccm단위는 0℃, 기체의 표준 상태 즉, 1기압 기준에 서의 체적 유량을 의미한다. 따라서 온도와 압력이 표준 상태와 다른 Chamber 입구의 경계조건으로 체적 유량을 적용하는 것은 적절하지 않다. 따라서 이를 질량 유량으로 환산하여 각각 입구 부위에 경계조건으로 입력하였다. 해석 Parameter는 Process Gap 이며, 이를 10 mm에서 50 mm까지 10 mm 간격으로 총 5 Case의 해석을 진행하였다. Model은 3차원 형상이며, 1/2 Symmetry로 구성되었으며, Mesh 격자 수는 총 44,500,298개이다.

#### 2.2 지배방정식

CVD Chamber 내부의 유동 및 가스 종의 확산을 계산하기 위 해 다음과 같은 지배방정식을 사용하였다. 식 (1)은 유체에 흐름에 질량 보존 법칙을 적용한 연속 방정식이다. 식 (2)는 운동량 방정식 이며 각 유체 입자의 운동량의 변화는 입자에 가해지는 힘들의 합 과 같다는 것을 의미한다.

$$\frac{\partial \rho}{\partial t} + \nabla \left(\rho u\right) = 0 \tag{1}$$

$$\frac{\partial}{\partial t}(\vec{\rho v}) + \nabla \cdot (\vec{\rho v v}) = -\nabla p + \nabla \cdot (\vec{\tau}) + \vec{\rho g} \qquad (2)$$

본 연구에서는 Chamber 내부의 Gas종 농도를 확인하기 위 해 식 (3)은 화학종 수송 방정식을 나타낸다.

$$\frac{\partial}{\partial t}(\rho\phi_k) + \nabla \cdot \left(\vec{\rho \upsilon \phi_k} - \Gamma_k \nabla \phi_k\right) = S_{\phi_k}$$
(3)

식 (3)에서  $\phi_k = Y_i$ ,  $\Gamma_k = 0$ ,  $S_{\phi_k} = - \nabla \cdot \overrightarrow{J_i} =$ 대입하여 식을 정리하면 식 (4)와 같이 화학종 방정식을 정리할 수 있다.

$$\frac{\partial}{\partial t} (\rho Y_i) + \nabla \cdot (\rho \vec{v} Y_i) = -\nabla \cdot \vec{J}_i$$
(4)

#### 3. 해석 결과

CVD Chamber 내부 유동 해석을 분석하기 위해 Process Gap 10 mm 조건에서 Chamber 전체의 O<sub>3</sub> Gas 몰 분율(mole fraction) 을 2D Plane으로 가시화하여 Fig. 2에 나타냈다.



Fig. 2 CVD chamber internal O<sub>3</sub> gas mole fraction contour



Fig. 3 Mixing of curtain gas and O<sub>3</sub> gas

Curtain Gas와의 완벽한 Mixing이 되지 못한 채 Showerhead 로 유입된 후, Wafer가 놓여 있는 Chamber 내부까지 불균일도 (uniformity)를 보이면서 출구로 배출되는 것을 확인할 수 있다. 농도의 불균일함을 더 면밀히 확인하기 위해 속도 Vector에 O<sub>3</sub> Mole Fraction을 적용하여 Fig. 3에 나타냈다. Main Gas Inlet에 서 총 10,000 sccm의 유량은 Curtain Ar 1,000 sccm과 완벽히 Mixing되지 않으며, 다수의 CVD Chamber는 이러한 Mixing을 해결하기 위해 특별한 Mixer 장치나, 배관의 길이를 조절하여 Well-mixed 상태에서 Showerhead로 확산할 수 있도록 유도한 다. 본 연구는 이러한 농도의 불균일함이 Process Gap에 따라 어떻게 변화되는지 관찰하는 내용이기 때문에, 불균일함이 존재 한 상태에서 Parametric Study를 진행하고, 그 농도의 변화를 확 인하였다.

### 4. Process Gap 변화를 적용한 결과 및 고찰

### 4.1 O<sub>3</sub> Mole Fraction의 UNF. 비교 결과

Process Gap 변화에 따른 Chamber 및 Wafer에서의 O<sub>3</sub> Mole Fraction Contour를 2D Plane으로 가시화하여 Fig. 4에 나타냈 다. Process Gap은 서론에 정리한 것과 같이 막의 증착률과 관련 이 있는 인자이다. 전체적인 O<sub>3</sub> Mole Fraction은 Main Gas Inlet 방향으로 불균일도가 악화되어 나타나는 것은 동일하다. Process Gap을 10 mm에서 50 mm에 멀어질수록 Wafer 표면에서의 O<sub>3</sub> Mole Fraction의 Uniformity 수준은 0.138%에서 0.122%로 비 교적 선형적으로 개선되는 것을 확인할 수 있다. 이는 Gap이 커질 수록 농도 차로 인해 이종의 Gas가 확산되면서 Mixing 효율이



Fig. 4 O<sub>3</sub> mole fraction according to process gap 10~50 mm







Fig. 6  $O_3$  mole fraction in wafer and gate areas according to process gap of 10~50 mm

증가됨을 의미한다. Wafer 반경에 따른 O<sub>3</sub> Mole Fraction의 수치 와, Uniformity를 계산한 Graph를 Fig. 5에 나타냈다.

### 4.2 Gate 부위의 O3 확산과 속도 분포

Process Gap 변화에 따른 Wafer 및 Wafer가 Chamber로 통과 되는 Gate 부의 O<sub>3</sub> Mole Fraction Contour를 2D Plane으로 Fig. 6에 나타냈다.

Process Gap이 늘어날 수록 Gate 부위의 O<sub>3</sub> Mole Fraction은 낮아지는 것을 확인할 수 있다. 이는 Gap이 늘어날수록 Mixing 효과 상승으로 Uniformity가 높아진다는 Fig. 3의 결과와 동일함 을 알 수 있다. 그러나 Gate 부위의 O<sub>3</sub> Mole Fraction의 Range는 Wafer와 달리 상당히 미소하며, 값의 변화 차이가 0.01% 미만인



Fig. 7 Comparison of  $O_3$  mole fraction values in gate area according to process gap 10~50 mm



Fig. 8 Velocity contour according to process gap  $10{\sim}50~\text{mm}$ 

것으로 나타났다. 즉 Process Gap에 의한 Gate부의 O<sub>3</sub> Mole Fraction은 무시할 수 있는 수준이라고 판단 가능하다. 이를 Fig. 7에 비교해 표현하였다.

통상 Process Gap이 상승될수록 Showerhead에서 통과된 공정

Gas가 Stage Heater에 전달된 후 Gate 부로 이동될 가능성이 높 아질 것으로 예상한다. 이는 유동 관성으로 인해 Gas의 흐름 경로 상 Gate부로 유도될 것이라는 추론에 기인한 것이다. 그러나 O<sub>3</sub> Mole Fraction 결과를 확인하였을 때, 이러한 Gate부의 확산은 미미하였다. 따라서 O<sub>3</sub> Mole Fraction외에 추가로 Chamber내 유 속을 0~10 [m/sec]와 0~1 [m/sec] 두 가지 속도 Range로 구분하 여 Fig. 8에 나타냈다.

유속 결과 역시 0~10 [m/sec]의 속도 Range에서는 Gate로 이 동되는 속도는 발견할 수 없었다. 속도 Range를 0~1 [m/sec]로 조절하여 Contour를 확인하여도, Dead Volume인 Gate부의 유속 은 0에 가깝게 나타나는 것을 확인할 수 있다.

이러한 유속을 산술적으로 나타내기 위해 Gate 표면에서 발생되 는 표면전단응력(wall shear stress)을 2D Plane으로 Fig. 9에 비 교하였다. Wall Shear Stress는 Gas는 표면을 스치고 지나가는 힘을 나타내며, Gas의 공급력을 지표화 할 수 있다. 유속 결과와 다르게, Process Gap이 늘어날수록 Gate 부위의 Wall Shear Stress값은 높아지는 것을 확인할 수 있다. 해당 부위의 값의 크기 는 약 15.68 ~ 61.41 Pa로 3.91배 상승되는 것으로 나타났다. 이 는 기존의 O<sub>3</sub> Mole Fraction에서는 값의 차이가 미미했던 결과와 다르게, Gas의 공급력에서는 차이가 난다는 것을 확인할 수 있었 다. 각 위치별 Wall Shear Stress를 Table 1에 비교해 나타내었다. Chamber 대부분의 영역이 Wall Shear Stress가 Process Gap이 증가됨에 따라 상승되는 양의 상관관계를 갖으나, Wafer표면의 값 은 1/10 이하로 감소된다. 따라서 CVD Chamber의 증착률을 Gas 공급력을 활용하여 상승시키고자 할 때는 Process Gap을 가급적 작게 가져가야 된다는 것을 파악할 수 있다. 반대로 Remote Plasma Generator에서 F나 Cl 계열의 Cleaning Gas가 유입되는



Fig. 9 Wall shear stress of gate region according to process gap 10~50 mm

Table 1 Wall shear stress generated on various surfaces inside the CVD chamber [Unit : Pa]

	10 mm	20 mm	30 mm	40 mm	50 mm		
Gate bottom	15.68	23.94	35.88	50.59	61.41		
Gate side	79.00	125.37	180.79	220.11	234.15		
Wafer top	38757	10430	5331.57	3279.89	2317.57		
Chamber bottom	88.90	93.95	103.03	119.49	148.03		
Chamber side	78.99	125.37	180.79	220.11	234.15		
Heater bottom	63.56	39.95	48.28	66.27	89.79		

Cleaning 공정에서는, Process Gap을 늘리는 방향으로 설정하여 Gate 부의 Gas 공급력을 늘리는 방향이 Chamber 내부에 증착된 화합물을 제거해야 효과적이라는 결과를 얻을 수 있었다.

### 5. 결 론

본 연구에서는 상용 CFD S/W인 ANSYS Fluent를 사용하여 CVD Chamber의 Wafer 입/출입구로 인한 구조적 불균일함이 Process Gap에 따라 어떻게 변화될 수 있는지 O3 Mole Fraction 과 Velocity, Wall Shear Stress로 확인하였다. O3 Mole Fraction 은 Gap에 따라 확산될 수 있는 영역이 늘어나면서 50 mm에 가까 워질수록 Wafer 표면에서의 Uniformity 수준은 0.138%에서 0.122%로 개선되는 것을 확인할 수 있다. 그러나 Gate 부에서의 O3 Mole Fraction 값의 변화 차이가 0.01% 이하이기 때문에 농도 차로 인한 확산은 지배적이지 않다는 결론을 내렸다. 이와 함께 Chamber내 유속과 Gate부 표면에 작용하는 표면전단응력(wall shear stress)을 확인하였다. 유속 역시 Gate는 Dead Volume이기 때문에 Contour로는 유속 값의 변화를 파악할 수 없었다. 또한 벽 면에서의 유속을 측정할 수 없으므로 Wall Shear Stress를 통해 Gas 공급량을 파악하였다. 그 결과 Gate 바닥면의 값은 15.68 ~ 61.41 Pa로 Process Gap에 따라 3.91배 상승되는 것을 확인하였 다. 반면 Gap이 상승될수록 Wafer에의 Wall Shear Stress는 38757 Pa에서 2317.57 Pa로 6% 수준으로 감소되는 것을 확인하 였다. Process Gap이 늘어날수록, 공정 상황에 따라 Deposition Rate가 감소될 가능성을 확인하였다. 반대로 Remote Plasma Generator부의 Gas line에서 Cleaning Gas가 유입되는 상황에서 는, Process Gap을 늘리는 방향으로 설정해야 Cleaning 효율이 늘어날 것이라는 결과를 얻을 수 있었다.

결론적으로 Gate부의 구조적 불균일함을 극복하기 위해서는, CVD 공정 시 Process Gap을 10 mm 혹은 그 이하로 설정하여 Gate부로의 Gas 공급력을 최소화해야 한다. 반면 Cleaning시에는 Process Gap을 50 mm 혹은 그 이상으로 최대화할 경우, 10 mm 대비 Cleaning Gas의 공급력을 3.91배 이상으로 늘릴 수 있는 기 대효과를 확인하였다.

후 기

본 연구는 산업통상자원부와 한국산업기술기획평가원의 지원 (20021828)과 2023년도 한국기술교육대학교 교육연구진흥과제 의 연구비 지원으로 연구되었음.

### References

- [1] Williams, R. S., 2017, What's Next? [The end of Moore's law], Comput. Sci. Eng., 19:2 7-13, https://doi.org/10.1109/ MCSE.2017.31.
- [2] Kleijn, C. R., Dorsman, R., Kuijlaars, K. J., Okkerse, M., van Santen, H., 2007, Multi-scale Modeling of Chemical Vapor Deposition Processes for Thin Film Technology, J. Cryst. Growth, 303:1 362-380, https://doi.org/10.1016/j.jcrysgro. 2006.12.062.
- [3] Chae, Y. K., Egashira, Y., Shimogaki, Y., Sugawara, K., Komiyama, H., 1999, Chemical Vapor Deposition Reactor Design Using Small-Scale Diagnostic Experiments Combined with Computational Fluid Dynamics Simulations, J. Electrochem. Soc., 146 1780, https://doi.org/10.1149/1. 1391843.
- [4] Kim, E. J., Gill, W, N., 1994, Modeling of CVD of Silicon Dioxide Using TEOS and Ozone in a Single-Wafer Reactor, J. Electrochem. Soc., 141 3462, https://doi.org/10.1149/1.205 9355.
- [5] Liu, H., Zhu, Y., Meng, Q., Lu, X., Kong, S., Huang, Z., Jiang, P., Bao, X., 2016, Role of the Carrier Gas Flow Rate in Monolayer MoS2 Growth by Modified Chemical vapor Deposition, Nano Res., 10 643-651, https://doi.org/10.1007/ s12274-016-1323-3.
- [6] Thanu, D. P. R., Srinadhu, E. S., Zhao, M., Dole, N. V., Keswani, M., 2019, Fundamentals and Applications of Plasma Cleanin, in Developments in Surface Contamination and Cleaning: Applications of Cleaning Techniques (edited by Kohli, R., Mittal, K.L), Elsevier, Amsterdam Netherlands.
- [7] Kleijn, C. R., van der Meer, Th. H., Hoogendoorn, C. J., 1989, A Mathematical Model for LPCVD in a Single Wafer Reactor, J. Electrochem. Soc., 136 3423, https://doi.org/10.1149/ 1.2096465.



### Seoung Kwan You

Ph.D. Candidate in the Department of Mechanical Engineering, Korea University of Technology and Education.His research interest is Semiconductor and Fluid Dynamics.E-mail: soongan@koreatech.ac.kr



### Seung Mo Kim

Professor in the Department of Mechanical Engineering in Korea University of Technology and Education. His research interests are Computational Fluid Dynamics in Semiconductor Equipment. E-mail: smkim@koreatech.ac.kr